JA 0268462 NOV 1990

(54) SEMICONDUCTOR DEVICE


(11) 2-268462 (A) (43) 2.11.1990 (19) JP (21) Appl. No. 64-89836 (22) 11.4.1989

(71) MATSUSHITA ELECTRON CORP (72) YUJI YAMANISHI

(51) Int. Cl5. H01L27:04

PURPOSE: To acquire a resistor having a small change of resistance value due to temperature change by connecting resistor formed through impurity diffusion and doping with impurity, respectively, to each of a silicon substrate and polycrystalline silicon.

CONSTITUTION: A resistor 2 which is formed through impurity diffusion and a resistor 5 which is formed by doping with polycrystalline silicon impurity ... are connected to a silicon substrate 1 in series or in parallel. The temperature rise causes a resistance value of the resistor 2 to increase and a resistance value of the resistor 5 to decreases; connection of these resistors realizes a resistance having a small change of resistance value.



3: silicon dioxide film

19日本国特許庁(JP)

⑩特許出願公開

## ⑫ 公 開 特 許 公 報 (A)

平2-268462

Solnt. Cl. 5

識別記号

庁内整理番号

❷公開 平成2年(1990)11月2日

H 01 L 27/04

P 7514-5F

審査請求 未請求 請求項の数 1 (全3頁)

❸発明の名称 半導体装置

②符 頭 平1-89836

❷出 頤 平1(1989)4月11日

伊発明者 山西

大阪府門真市大字門真1006番地 松下電子工業株式会社內 大阪府門真市大字門真1006番地

切出 願 人 松下電子工業株式会社砂代 理 人 弁理士 星野 恒司

明

1. 発明の名称 半導体接置

2. 結算課金の報用

シリコン基板中に不能物拡散によって形成した 抵抗と、多結晶シリコン中に不能物をドープして 形成した抵抗を直列あるいは並列に接続したこと を特徴とする半連体装置。

3. 是明の詳細な説明

(産業上の利用分野)

本発明は直度変化に対する抵抗値の変化が少ない半導体装置に関する。

(従来の技術)

半導体集積回路中の抵抗は、例えば、シリコン 基版中に不義物を拡散させて形成したり、或いは 多結品シリコン中に不適物をドープして形成して いる。

第3回(a)はシリコン基版中に不義物を拡散した場合。(b)は多結晶シリコン中に不義物をドープして抵抗を形成した場合の夫々の新面限を示す。

(a) 図において、1 はシリコン基板で、2 はこの シリコン基板中に不義物を拡散して生成された抵抗(領域)、3 は接続膜としての二酸化シリコン膜、 4 は前記抵抗と結合されたアルミ電極である。

また、(b) 関において 5 は多結品シリコンで、 そこに不義物がドープされ抵抗(領域)が生成される。その他数字記号は(a) 関と同じ海子部材である。

(発明が解決しようとする最越)

上記第3回(a)の場合、シリコン基板中の抵抗 は国度が上昇すると抵抗値は大きくなる特性を示 し、また(b)の場合、国度が上昇すると抵抗値は 小さくなる特性を示し、何れも国度変化に対し抵 抗値が変動し、半導体集積回路の構成上、大きな 制的があった。

本発明は上記のような温度変化による抵抗値の変化を大幅に低減した半導体装置をうることを目的とする。

(裏題を解決するための手段)。 本名明は上記目的を達成するため、シリコン基

### 特開平2-268462(2)

板中に不負物拡散によって形成した抵抗と、多額 品シリコン中に不能 をドープして形成した抵抗 を直列または並列に接続したことを特徴とする。

#### (作用)

上記のように抵抗を形成したことにより、シリコン基板中に不純物を拡散して形成した抵抗な示が上昇すると抵抗値を大きくなる特性を形成が、多結系シリコン中に不純物をドープして形成した抵抗は、資者と逆に温度上昇にともなって形成したがってくなる。したがって、関係放を直列とは並列に接続することにより、温度度化にことができる。

#### (実施例)

第1団は本発明の一実施例による抵抗部分の構造を示すの平面質(a)及びその新面質(b)を示す。 団から分るようにシリコン基板1中に不義物拡散 によって形成した抵抗2と、多結晶シリコン5中 に不純物にドープして形成した抵抗を、アルミ電 低4で直列または並列に接続するよう構成する。

温度が変化すると、従来の構造では抵抗値が変化 し検出製差が発生するが、本発明による抵抗を用いると温度変化による抵抗値の増減が非常に小さいので、検出製差が発生しなくなる。

なお、シリコン基板 1 中に形成した板坑 2 と、多結晶シリコン 5 による板紋は、共に鎖のイオン注入(加速電圧50 keV, 注入量  $3 \times 10^{14}$  cm $^{-8}$ )で形成した。また、(a) 間の24はゲート場子、25はドレイン場子を示す。

#### (発明の効果)

以上説明したように本発明はシリコン基板中の抵抗及び多結晶シリコン中の抵抗を直列または並列接続し、関抵抗の温度変化に対する抵抗値の増減を特性を利用して、温度変化による抵抗値の増減を小さくできる。したがって、これを例えば電流検出機能付MOSPETに利用すると、温度変化による検出製造がなく、安定な検出を行なうことができる。

#### 4. 図面の簡単な説明

第1因は本発明の一実施例による抵抗部分の機

なお、関の6はアルミ電艦4のコンタグト息を示す

第2回(a) は本発明を電流検出機能付加OSP ETに実施した場合の等価回路を示し、同回(b) 及び(c) は夫々(a) に用いたシリコン基板 1 中の抵抗 2 (Ra) と、多結晶シリコン 5 中の抵抗 (Rc) を示す新面面であって、(b) 固において、7 は P型 分離層である。

第2間(a)に示す等価四路は、(b)間に抵抗Rbと(c)間の抵抗Rcを電圧検出増子20とソース増子21の間に直列接続した何を示すが、両抵抗Rb。Rcを並列接続してもよい。ここで、電流検出用MOSPET22と本体MOSPET23は関係な手達もっている。したがって、電流検出用MOSFET22を流れた電流を上記抵抗Rb。Rc間に発生する電圧として両場子20、21間に検知することが出来、両FET22、23の電流比が決まっていることからFBT23を流れる電流を検知できるようなっている。このような等個目路において、兼子の

造を示す平面図(a)及びその新面図(b)、第2図は本母明を電流検出機能付MOSFETに実施した場合の等値図路(a)、クリコン路板中の抵抗を示す新面図(b)、多結晶シリコン中の抵抗を示す新面図(c)、第3図は従来のシリコン基板中の抵抗を示す新面図(a)及び多結晶シリコン中の抵抗を示す新面図(b)である。

1 … シリコン基板、 2 … シリコン基 。 を 板中に不純物を拡散した抵抗(領域)、 3 … 二酸化シリコン膜、 4 … アルミ 電極、 5 … 多結晶シリコン(不純物を ドープして形成した領域の抵抗)、 6 … コンタクト庫、 7 … P型分離層。

特許出頭人 松下電子工業株式会社

代理人 坚 野 恒




# 特閒平2-268462 (3)


第1数

## 第 2 図

(a)



### 第 2 図



### 第 3 図

